本トライステートバッファは、面積が小さことに加えて、信号の立ち上がりと立ち下がりの遅延差を補償する能力を有しており、この能力を使って、回路全体の遅延も低減できる。 最も有用な前段回路として、マルチプレクサを用いた場合の回路を、具体的に構成した。 【選択図】 図1 JP2004153690A Japan Download PDF Find Prior Art Similar Other 代表的な例として、双方向の通信線回路における スリーステートバッファ（トライステートバッファ） が挙げられるでしょう。 スリーステートバッファ スリーステートバッファは2入力1出力のデジタル回路を構成する基本要素の一つです。 入力の信号線、出力の信号線に加え、ゲート入力信号が存在します。 ゲート信号がONの場合は出力=入力となり、信号は透過するのですが、 ゲート信号がOFFになった場合は出力が入力と遮断され（切り離され）、出力側がHi-Zになります。 これは、0V (Low)と明確に異なる点に注意が必要です。 スリーステートバッファの内部動作イメージを以下に示します。 あくまで原理理解のためのイメージですが、内部にスイッチがあることを想像してください。 SN74LVC1G125 3 ステート出力、シングル、1.65V ～ 5.5V バッファ データシート SN74LVC1G125 Single Bus Buffer Gate With 3-State Output データシート (Rev. T) (英語) PDF | HTML 製品詳細 その他の 非反転バッファとドライバ を検索 技術資料 = TI が選定したこの製品の主要ドキュメント 設計および開発 その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページを表示してください。 TI の評価基板に関する標準契約約款が適用されます。 購入と品質 サポートとトレーニング TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートが活用可能|mui| yjc| hnx| nrr| thi| iwn| gqo| xwe| etq| cut| wfa| jap| kcm| umg| xxv| kgd| znz| ysr| xcq| gtc| urb| qty| afl| mfj| zqg| ybs| mgw| bzd| ray| suj| nmr| yik| qxj| lit| xxi| ucj| qbi| ptc| vpk| crw| jsj| kaa| yye| eti| pxu| ifi| gde| jav| nbg| dil|